當前位置:股票大全官網 - 留學咨詢資訊 - 用VHDL語言設計d觸發器

用VHDL語言設計d觸發器

哥們,分數少了

嗯。多有趣啊

但我會幫妳的。

源程序和模擬波形:

圖書館?ieee

使用?IEEE . STD _ logic _ 1164 . all;

使用?IEEE . STD _ logic _ unsigned . all;

實體?m6?是

port(clk,rst:in?std _ logic

問:?出局?std_logic_vector(2?唐托?0));

結束?M6;

建築?bhv?的?m6?是

類型?國家?is(st0,st1,st2,st3,st4,st5);

信號?stx:國家;

開始

進程(時鐘)

開始

如果?rst='1 '?然後呢?stx & lt= st0q & lt="000";

埃爾西弗?時鐘事件?然後呢。clk='1 '?然後

案例(stx)?是

什麽時候?st0 = & gtq & lt="000";stx & lt= ST 1;

什麽時候?st1= >q & lt="001";stx & lt= st2

什麽時候?st2= >q & lt="011";stx & lt= st3

什麽時候?st3= >q & lt="111";stx & lt= st4

什麽時候?st4= >q & lt="101";stx & lt= st5

什麽時候?st5= >q & lt="100";stx & lt= st0

什麽時候?其他= & gt?stx & lt= st0

結束?案例;

結束?如果;

結束?過程;

結束?bhv