南橋芯片負責PCI總線、USB、LAN、ATA、SATA、音頻控制器、鍵盤控制器、實時時鐘控制器、高級電源管理等I/O總線之間的通信。北橋負責CPU與內存、顯卡的數據交換，南橋負責CPU與PCI總線、外部設備的數據交換。
南北橋是壹種非常流行的主板芯片組架構，歷史悠久。南北橋結構的主板上有兩個大面積的芯片。靠近CPU的北橋芯片主要負責控制AGP顯卡、內存和CPU之間的數據交換。PCI插槽附近是南橋芯片，主要負責軟驅、硬盤、鍵盤、附加卡的數據交換。傳統的南北橋架構通過PCI總線連接。常用的PCI總線工作頻率為33.3MHz，傳輸寬度為32bit，因此理論最大數據傳輸速率僅為133MB/s/s..由於PCI總線的* * *享受，在子系統和其他外圍設備傳輸速率不斷提升的時候，主板南北橋之間的低數據傳輸速率逐漸成為影響系統整體性能的瓶頸。因此，從Intel i810開始，芯片組廠商開始尋求壹種可以增加南北橋連接帶寬的解決方案。
英特爾:AHA加速中心架構英特爾的加速中心架構(AHA)最早出現在其著名的集成芯片組i810中。在i810芯片組中，英特爾壹改經典的南北橋架構，采用了全新的加速中心架構。加速中心架構由GMCH(圖形& amp；相當於傳統南橋芯片的內存控制器Hub(圖形/內存控制中心)和ICH(I/O控制器Hub)，以及新增加的FWH(固件Hub，相當於傳統架構中的BIOS ROM)* * * 3芯片。
在這種新的加速中心架構中，兩個芯片不是通過PCI總線連接，而是通過壹條專用總線連接，可以提供兩倍於PCI總線的帶寬。這樣包括PCI總線在內的每壹個設備都可以直接與CPU通信，Intel 810芯片組中的內存控制器和圖形控制器也可以使用8-8 bit 133 MHz“2×mode”總線，使得數據帶寬達到266MB/s，其後續的i8xx芯片組也大多采用這種架構。
這個體系其實和南北橋架構差別不大。它主要是將PCI控制部分從北橋分離出來(北橋變成了GMCH)，ICH負責PCI等以前由南橋負責的功能。ICH還采用加速中心架構，在顯卡和內存與集成AC'97控制器、IDE控制器、雙USB端口和PCI附加卡之間建立直接連接。由於英特爾中心架構提供每秒266 MB的PCI帶寬，越來越多的信息可以在I/O控制器和內存控制器之間傳輸。再加上仲裁規則的優化，系統可以同時運行更多的線程，從而實現更明顯的性能提升。GMCH和ICH之間的傳輸速率達到8位133MHz DDR(相當於266MHz和266MB/s)，大大提高了PCI總線、USB總線和IDE通道與系統內存和處理器之間的帶寬。
當然，由於兩個hub之間只有壹個通道，壹次只能有壹個設備傳輸數據，包括PCI總線上的設備，PCI總線上設備的最大數據傳輸速率仍然是133MB/s/s，所以從某種程度上來說，Intel目前的解決方案並不完美。因此，英特爾也在尋找新的解決方案，這就是3G IO(第三代輸入/輸出)技術。3GIO，也稱為Arahahoe和串行PCI技術，是英特爾開發的未來技術，它在計算機子系統和I/O外圍設備之間提供高帶寬和高速連接。
VIA: V-Link橋接技術VIA也推出了類似性能的V-Link技術。這項技術通過Apollo Pro266首次出現在其DDR芯片組中。建築上，Pro266依然沿襲傳統的南北橋結構，由VT8633北橋和VT8233南橋組成。但與之前的架構不同，VIA在南北橋的通信上摒棄了傳統的PCI總線，使用了自己的V-Link加速中心架構。在V-Link架構中，PCI總線成為南橋的下遊，成為與IDE通道、AC'97 Link、USB、I/O的平等連接。
V-Link總線仍然是PCI風格的32位總線，但其工作頻率從33MHz提高到了66MHz，因此南北橋之間的帶寬提高到了266MHz，與傳統PCI總線133MHz的帶寬相比，可以說增加了壹倍。以前PCI總線的大部分帶寬都被IDE設備占用，南北橋之間的通信速度無法保證，壹定程度上影響了系統的性能，尤其是IDE傳輸任務繁重的時候。V-Link技術將南北橋之間的通信從繁忙的PCI總線中分離出來，有效保證了芯片組內部快速完整的信息傳遞，有助於提高系統性能。在未來的發展規劃中，威盛打算將V-Link的頻率進壹步提高到133MHz，使其帶寬在原有基礎上翻倍，達到533MHz。
除了上述的帶寬增強技術，威盛還設計了最新壹代的架構標準——HDI(高帶寬差分互連技術)。HDIT結構為廣大系統OEM廠商提供了壹個高性價比、靈活的芯片基線設計平臺。在當今主流的桌面和移動PC設計中，HDI允許壹些先進的技術規範和標準，如DDR 266內存接口、AGP 4×、533MB/s V-Link總線與高度集成的HDI南橋芯片相結合。在需要極大靈活性的工作站和服務器的設計中，通過設置HDIT的工作模式，可以達到HDIT北橋芯片中內存接口和AGP端口配置的最佳效果，使內存數據帶寬翻倍甚至翻兩番，最大帶寬可達4.2 GB/s
SiS:MuTIOL架構矽系統的多線程I/O Link(簡稱MuTIOL)架構最早出現在它的SiS635芯片組中。雖然矽系列將其視為單芯片結構，但SiS635內部仍有“南北”之分。在SiS630s及之前的單片機中，還使用PCI總線作為南北連接的數據通道，並且為了解決帶寬問題，在矽系統中引入了多線程I/O Link架構。從它的架構圖可以看出，多線程I/O Link負責八個設備的數據傳輸，分別是:PCI總線(上面所有設備都是多線程I/O Link的壹個設備)、第壹IDE通道、第二IDE通道、第壹USB通道、第二USB通道、AC'97音頻、V.90軟調制解調器、媒體訪問控制器(MAC)。具體設計上，多線程I/O Link實際上是8個獨立的數據管道，每個管道的工作頻率為33.3MHz，數據傳輸的位寬為32位。這樣的管道相當於壹條32位PCI總線133MB/s的帶寬，8條管道加起來就是1.2GB/s，這也是帶寬能超過65438的原因。相比Intel和VIA的Link channel，總帶寬有明顯的提升，但是還不如Link channel的每條流水線266MB/s，也就是說每臺設備的最大傳輸速率還是限制在133MB/s，其他設備除了IDE都是低速設備，133MB/s的獨占帶寬對他們來說意義不大。
然而，分立通道設計也有其缺點。PCI總線和Hub Link或V-Link通道壹次只允許壹個設備傳輸數據的原因是因為只有壹條線路，並且用於傳輸的頻率是固定的。如果采用單獨的渠道，這個問題可以很好的解決。雖然在DMA的內存端，壹次只能服務壹個設備，但服務結束後無需等待總線清零就可以立即服務下壹個設備，而其他設備(壹個或多個)的數據請求可以發送到內存控制端而不幹擾當前設備的工作(相信這八個設備會有隊列寄存器對任務進行排序)，數據傳輸結束後可以立即執行下壹個任務。從這個角度來看，多線程I/O鏈接的設計有利於多任務操作。
AMD:HyperTransport總線在如何連接南北橋芯片，讓IDE磁盤性能充分發揮的問題上，AMD也開發了壹種可以適用於各種高速芯片組的傳輸接口。這是LDT(閃電數據傳輸)，2006年2月更名為HyperTransport，5438+0。HyperTransport技術是AMD在今年4月份率先公布的，得到了包括英偉達、阿裏在內的眾多著名廠商的支持。該技術旨在提高各種IC芯片(包括PC、PDA等諸多方面)的數據傳輸速率。目前其帶寬已經達到12.8GB/s，傳輸速度是現有PCI技術的96倍以上。
HyperTransport由兩條點對點單向數據傳輸路徑組成(壹條用於輸入，壹條用於輸出)。兩條單向傳輸路徑的數據帶寬可以根據數據大小靈活變化，最低為2位，可調整為4位、8位、16位、32位。HyperTransport運行的時鐘頻率為400MHz，但它使用了與DDR相同的雙時鐘頻率觸發技術，因此在400MHz的額定頻率下，數據傳輸速率可以達到800MB/s。但HyperTransport的另壹大特點是，當數據寬度不是32位(4字節)時，同樣可以達到32位(4字節)批量傳輸數據的效果。比如16bit的數據分兩批傳輸，當使用8 bits的數據時，分四批傳輸。這種分包數據傳輸的方法給了HyperTransport更多的靈活性，最少4字節，最多64字節。大大提高了數據的快速傳輸，改善了系統的數據處理性能。
HyperTransport不僅可以在芯片之間高速傳輸數據，還具有“基於包”、“兩個單向數據流和點對點數據連接”、“彈性數據帶寬”等特點。使用HyperTransport總線可以改善系統數據傳輸的瓶頸，為系統設計者制造更高效的系統設備提供依據，真正加快整個系統的運行效率。
HyperTransport技術在芯片組上的首次應用出現在NVIDIA的首款系統芯片組nForce上。NForce芯片組由北橋集成圖形處理器(IGP)和南橋媒體和通信處理器(MCP)組成。對於NVIDIA的nForce芯片組系統，HyperTransport總線用於連接MCP、IGP和CPU。在南北橋之間，nForce通過壹條同步的8位高速數據總線，在不增加更多管腳的情況下，獲得IGP和MCP之間800MB/s的巨大數據帶寬。雖然在數值上低於矽系統的多線程I/O Link架構，但由於HyperTransport具有兩個單向數據流的技術特點，其帶寬增益也相當顯著，相信至少在兩三年內可以滿足外設的需求。