文章引自深圳宏利傑電子！
對於現代電路板設計來說，混合信號PCB的概念是模糊的，因為即使在純“數字”器件中，仍然存在模擬電路和模擬效果。因此，在設計初期，為了可靠地實現嚴格的時序分配，必須模擬仿真效果。事實上，除了通信產品必須具備幾年無故障連續運行的可靠性外，在量產的低成本/高性能消費類產品中模擬仿真效果尤為必要。
現代混合信號PCB設計的另壹個難點是，采用不同數字邏輯的器件越來越多，如GTL、LVTTL、LVCMOS、LVDS邏輯等。每個邏輯電路的邏輯閾值和電壓擺幅是不同的，但是這些邏輯閾值和電壓擺幅不同的電路必須設計在同壹塊PCB上。在這裏，通過深入分析高密度、高性能和混合信號PCB的布局布線設計，您可以掌握成功的策略和技術。
混合信號電路布線基礎
當數字電路和模擬電路共用同壹塊電路板上的相同元件時，電路的布局布線壹定要講究方法。
在混合信號PCB設計中，對電源布線有特殊要求，要求模擬噪聲和數字電路噪聲相互隔離，避免噪聲耦合，因此布局布線的復雜度增加。對電力傳輸線的特殊需求以及隔離模擬和數字電路之間的噪聲耦合的要求進壹步增加了混合信號PCB的布局和布線的復雜性。
如果A/D轉換器中模擬放大器的電源與A/D轉換器的數字電源相連，很可能會造成模擬電路與數字電路之間的相互影響。也許，由於輸入/輸出連接器的位置，布局方案必須混合數字和模擬電路的布線。
在布局和布線之前，工程師應該了解布局和布線方案的基本弱點。即使有錯誤的判斷，大多數工程師傾向於使用布局和布線信息來識別潛在的電氣影響。
現代混合信號PCB的布局和布線
將通過OC48接口卡的設計來描述混合信號PCB的布局和布線技術。OC48代表光載波標準48，基本面向2.5Gb串行光通信。它是現代通信設備中的大容量光通信標準之壹。OC48接口卡包含了幾種典型的混合信號PCB布局布線問題，其布局布線過程會指明解決混合信號PCB布局方案的順序和步驟。
OC48卡包括壹個光收發器，用於實現光信號和模擬電信號之間的雙向轉換。模擬信號輸入或輸出到數字信號處理器，DSP將這些模擬信號轉換為數字邏輯電平，以便它們可以與OC48卡上的微處理器、可編程門陣列以及DSP和微處理器的系統接口電路連接。獨立的PLL、電源濾波器和本地參考電壓源也集成在壹起。
其中微處理器為多電源器件，主電源為2V，3.3V的I/O信號電源由板上其他數字器件共用。獨立的數字時鐘源為OC48I/O、微處理器和系統I/O提供時鐘..
經檢查不同功能電路塊的布局布線要求，初步建議采用12層板。微帶和帶狀線層的配置可以安全地降低相鄰跡線層的耦合並改善阻抗控制。在第壹層和第二層之間設置壹個接地層，將敏感的模擬參考源、CPU內核和PLL濾波器電源的布線與第壹層的微處理器和DSP器件隔離開來。電源層和接地層總是成對出現，就像OC48卡讓* * *享受3.3V電源層壹樣。這將降低電源和地之間的阻抗，從而降低電源信號上的噪聲。
避免在電源層附近走數字時鐘線和高頻模擬信號線，否則電源信號的噪聲會耦合成敏感的模擬信號。
根據數字信號布線的要求，應仔細考慮電源和模擬接地層的分裂，尤其是在混合信號器件的輸入和輸出端。通過相鄰信號層中的開口布線將導致阻抗不連續和不良的傳輸線環路。所有這些都會導致信號質量、定時和EMI問題。
有時加幾層接地，或者壹個器件下的局部電源層或接地層用幾層外圍層，可以取消開孔，避免上述問題，所以OC48接口卡上采用了多層接地。保持開口層和布線層的位置對稱可以避免卡變形並簡化制造工藝。因為1盎司。覆銅板具有很強的抗大電流能力，1盎司。3.3V電源層和相應的接地層應采用覆銅板，0.5盎司。覆銅板可用於其他層，可降低瞬態大電流或峰值期引起的電壓波動。
如果從接地層設計復雜系統，應使用0.093英寸和0.100英寸厚的卡來支撐布線層和接地隔離層。卡的厚度也必須根據通孔焊盤和孔的布線特征尺寸來調整，使得鉆孔直徑與成品卡厚度的縱橫比不超過制造商提供的金屬化孔的縱橫比。
如果想用最少的布線層數設計出低成本高收益的商用產品，在布局或布線之前，應該仔細考慮混合信號PCB上所有特殊電源的布線細節。在開始布局和布線之前，目標制造商應審查初步分層方案。基本上，分層應該基於成品的厚度、層數、銅的重量、阻抗(有公差)和過孔焊盤和孔的最小尺寸。制造商應以書面形式提供分層建議。
建議書應包括所有受控阻抗帶狀線和微帶線的配置示例。結合制造商的阻抗考慮您的阻抗預測，然後使用這些阻抗預測來驗證用於開發CAD布線規則的模擬工具中的信號布線特性。
OC48卡的布局
光收發器和DSP之間的高速模擬信號對外部噪聲非常敏感。同樣，所有專用電源和參考電壓電路也會在卡的模擬和數字電源傳輸電路之間產生大量耦合。有時，由於外殼形狀的限制，需要設計高密度板。由於外部光纜接入卡的方向和光收發器的壹些組件的高尺寸，收發器在卡中的位置在很大程度上是固定的。系統I/O連接器位置和信號分配也是固定的。這是布局前必須完成的基礎工作。
與大多數成功的高密度模擬布局和布線方案壹樣，為了滿足布線要求，布局和布線要求必須相互考慮。對於壹個混合信號PCB的模擬部分和2V工作電壓的本地CPU核，不推薦“先布局再布線”的方法。對於OC48卡，DSP的模擬電路部分包括模擬參考電壓和模擬電源旁路電容應先交互接線。布線完成後，整個帶模擬元件和布線的DSP要放置在離光收發機足夠近的地方，充分保證高速模擬差分信號到DSP的布線長度最短，彎曲和過孔最少。差分布局和布線的對稱性會降低* * *模式噪聲的影響。然而，在布線之前很難預測最佳布局。
有關PCB布局的設計指南，請咨詢芯片分銷商。在根據指南進行設計之前，我們應該與經銷商的應用工程師進行充分的溝通。許多芯片分銷商對提供高質量的電路板建議有嚴格的時間限制。有時候，他們提供的解決方案對於使用設備的“壹流客戶”來說是可行的。在信號完整性(SI)設計領域，新器件的信號完整性設計尤為重要。根據經銷商的基本指引，結合封裝內各電源和接地引腳的具體要求，就可以開始對集成了DSP和微處理器的OC48卡進行布局布線了。
高頻模擬部分的位置和布線確定後，剩下的數字電路可以按照框圖所示的分組方法進行放置。要註意精心設計以下電路:對模擬信號靈敏度高的CPU中PLL功率濾波電路的位置；本地CPU核心電壓調節器；“數字”微處理器的參考電壓電路。
此時，數字布線的電氣和制造標準可以適當地應用於設計。上述高速數字總線和時鐘信號的信號完整性設計揭示了處理器總線、平衡ts和壹些時鐘信號布線的壹些特殊布線拓撲要求。但妳可能不知道，還有人提出了更新的建議，就是加壹些端接電阻。
在解決問題的過程中，布局階段自然要做壹些調整。但是，在開始布線之前，根據布局方案驗證數字部分的時序非常重要。此時，對電路板進行完整的DFM/DFT布局檢查將有助於確保卡滿足客戶的需求。
OC48卡的數字布線
對於數字設備的電源線和混合信號DSP的數字部分，數字布線應從SMD逸出模式開始。應該采用裝配工藝允許的最短和最寬的印刷線。對於高頻器件，電源的印刷線相當於壹個小電感，會惡化電源噪聲，造成模擬和數字電路之間不良耦合。電源印刷線越長，電感越大。
使用數字旁路電容可以獲得最佳的布局和布線方案。簡而言之，根據需要微調旁路電容的位置，使其可以方便地安裝和分布在混合信號器件的數字部分和數字部分周圍。應該使用相同的“最短最寬布線”方法來布線旁路電容插座圖。
當電源支路經過壹個連續的平面(如OC48接口卡上的3.3V電源層)時，電源引腳和旁路電容本身不必享受同壹個出口圖，因此可以獲得最低的電感和ESR旁路。在OC48接口卡等混合信號PCB上，要特別註意電源分支的布線。記住，額外的旁路電容要以矩陣排列的形式放在整張卡上，甚至靠近無源器件。電源插座圖確定後，就可以開始自動布線了。OC48卡上的ATE測試觸點應在邏輯設計期間定義。確保ATE接觸100%節點。為了實現具有0.070英寸的最小ATE測試探針的ATE測試，必須保留分支過孔的位置，以確保電源層不會被過孔的反焊盤的交叉點切斷。
如果要采用電源和接地層分離方案，則應在與分離平行的相鄰布線層上選擇層偏置。根據開口區域的周界在相鄰層上限定布線禁止區域，以防止布線進入。如果布線必須穿過開放區域到達另壹層，確保與布線相鄰的另壹層是連續的接地層。這將減少反射路徑。對於某些數字信號，讓旁路電容穿過開口的電源層是有益的，但不建議在數字和模擬電源層之間橋接，因為噪聲會通過旁路電容相互耦合。
幾種最新的自動布線應用可以對高密度多層數字電路進行布線。在初始布線階段，應在SMD出口處使用0.050英寸的大尺寸過孔間距，並應考慮所使用的封裝類型。在隨後的布線階段，應該允許過孔相互靠近，這樣所有的工具都可以實現最高的布線率和最少的過孔數。因為OC48處理器總線采用了改進的星型拓撲，所以在自動布線中具有最高的優先級。
摘要
OC48板卡完成後，要進行信號完整性檢查和時序模擬。仿真證明，該路徑誘導達到了預期要求，改善了二層總線的定時指標。最後檢查設計規則，復檢最終制造，掩膜復檢，發給廠家，那麽鋪板任務就正式結束了。